Conception d'un filtre passe-bas numérique FIR à phase linéaire de 16 ordres basé sur FPGA utilisant la fonction de fenêtre Meth

Avec le développement de la technologie microélectronique, le traitement numérique du signal à l'aide de FPGA à matrice de portes programmables s'est développé rapidement. Parce que le FPGA a les caractéristiques d'un champ programmable et peut réaliser un ASIC, il est de plus en plus préféré par les ingénieurs de conception de circuits matériels. Cet article étudie la méthode de mise en œuvre du circuit matériel de filtre passe-bas numérique FIR basé sur FPGA. La structure de circuit interne du filtre est transparente, le volume est réduit et l'efficacité de travail est améliorée.

La méthode de conception du filtre FIR à phase linéaire par la méthode de la fonction de fenêtre

Réponse en fréquence H (EJ) de tout filtre numérique Tout Son développement en série de Fourier est:

Le coefficient de Fourier h(n) est en fait la réponse impulsionnelle du filtre numérique. Une manière possible d'obtenir un filtre numérique à réponse impulsionnelle finie est d'intercepter la série infinie d'équations (1) en séries finies pour l'approximer, et le phénomène de Gibbs bien connu rend la méthode d'interception directe insatisfaisante.

La méthode de la fonction de fenêtre utilise la séquence pondérée finie w (n) appelée fonction de fenêtre pour modifier le coefficient de Fourier du formel (2) afin d'obtenir la séquence de réponse impulsionnelle finie requise HD (n), à savoir:

W (n) est une suite de longueur finie. Quand n > n-1 et N Ici, on ne prend le filtre passe-bas que lorsque la réponse impulsionnelle est symétrique, c'est-à-dire H (n) = H (n-1-n) (n = 0, 1, 2,... , n-1) à titre d'exemple. La fonction de réponse en fréquence H (EJ) du filtre passe-bas Comme le montre l'équation (4).

Parmi elles, Is est la fréquence normalisée à la fréquence d'échantillonnage, C est la fréquence de coupure normalisée.

La réponse impulsionnelle H(n) correspondant à l'équation (4) est obtenue en utilisant la formule de transformée de Fourier inverse, comme indiqué dans l'équation (5).

La fenêtre de Hanning est sélectionnée comme fonction de fenêtre et la fonction est représentée dans l'équation (6).

2 conception de circuit matériel du filtre numérique passe-bas FIR du seizième ordre

Ce qui suit prend un filtre passe-bas FIR du seizième ordre comme exemple pour illustrer la méthode de conception et le processus de circuit matériel.

2.1 index de conception et extraction de paramètres

2.1.1 index de conception

Fréquence de coupure: 37,5 khz

Type : largeur des données d'entrée passe-bas : 8 bits

Commande : 16 commandes largeur des données de sortie : 16 bits

2.1.2 extraction des paramètres

La fonction de réponse en fréquence et la fonction de fenêtre de Hanning du filtre passe-bas présentées ci-dessus sont utilisées pour la conception. Les paramètres caractéristiques calculés du filtre passe-bas numérique FIR de 16e ordre à phase linéaire répondant à l'indice de conception sont les suivants:

Conception du circuit de l'unité 2.2

Le circuit de filtre numérique passe-bas FIR est divisé en une extension de bits de données, un convertisseur série parallèle, une banque de registres à décalage, une unité de pré-addition, une unité de traitement intermédiaire, une unité de post-traitement et une unité de contrôle. Son schéma fonctionnel de composition est illustré à la figure 1.

2.2.1 extension de bits de données

L'entrée du filtre numérique FIR conçu ici a une largeur de 8 bits. Afin d'empêcher le débordement et d'assurer le fonctionnement normal du circuit, la méthode d'expansion de bit de symbole est adoptée. Après l'expansion des bits de symbole, la largeur totale des données d'entrée est de 9 bits.

2.2.2 convertisseur parallèle/série

Le convertisseur parallèle/série est composé de 9 sélecteurs 2 sur 1 et de 9 bascules d. Sa structure est très simple. Sa structure de circuit ne sera pas décrite ici. Son processus de fonctionnement est le suivant : le convertisseur parallèle/série collecte périodiquement des données d'échantillonnage de 8 bits à la fréquence d'échantillonnage et envoie un flux de données de 1 bit au registre à décalage de l'étage ultérieur.

2.2.3 groupe de registre à décalage

Le groupe de registres remplit principalement la fonction de décalage.

2.2.4 unité d'ajout avant

La fonction principale de l'unité de préambule est de pré-ajouter le flux de données série à 1 bit émis par le registre à décalage. Il est composé d'un additionneur série 1 bit. Les puces de la série XC4000 ont les deux caractéristiques suivantes:

(1) Unité de base interne CLB (module logique configurable) Elle comprend trois générateurs de fonctions repérés respectivement par F, G et h. Chacun des deux générateurs de fonction de premier niveau F et G peut réaliser n'importe quelle fonction avec 4 entrées. En même temps, ils peuvent également être combinés avec le générateur de fonction H pour générer n'importe quelle fonction à 5 entrées. De plus, CLB a également la caractéristique que le retard de la connexion interne CLB est inférieur à celui de la connexion externe.

(2) La série XC4000 fournit une logique CArray pour accélérer le canal de report des additionneurs et des compteurs. Utilisant une logique de report rapide, des additionneurs et des compteurs, il a une vitesse de travail extrêmement rapide lorsqu'il occupe le nombre minimum de CLB. De plus, la logique de report peut être configurée de manière flexible pour réaliser des compteurs et des soustracteurs de n'importe quelle longueur.

Par conséquent, du point de vue de l'amélioration de l'utilisation des puces, du taux de câblage et de la réduction du retard du circuit, nous devons tirer pleinement parti des caractéristiques des puces de la série XC4000 pour créer une conception spéciale pour l'additionneur complet 1 bit dans le circuit adapté aux caractéristiques du FPGA. . Le circuit de la figure 2 est le circuit additionneur complet optimisé à 1 bit comprenant la logique de report rapide adoptée dans cet article, dans laquelle fmap est le mappage de fonction, et des circuits spécifiques peuvent être mappés sur le générateur de fonction F, g ou H de CLB ; CY4 est une macro-unité logique à report rapide.

2.2.5 unité de traitement intermédiaire

Dans le filtre numérique FIR, l'unité de traitement intermédiaire réalise principalement les fonctions de multiplication et d'accumulation de données de sortie série 1 bit à partir de l'unité de pré-addition. Ici, l'algorithme distribué basé sur la méthode de la table de consultation ROM est utilisé pour concevoir le circuit de l'unité de traitement intermédiaire.

Comme mentionné précédemment, cet article ne considère que le cas où la réponse impulsionnelle est symétrique, c'est-à-dire que les coefficients du filtre sont symétriques, de sorte que le nombre de coefficients indépendants doit être égal à l'ordre de 1/2. Pour le filtre FIR d'ordre 16, le nombre de coefficients indépendants est de 8. Ces 8 coefficients indépendants sont stockés dans 2 tables de consultation basées sur la ROM selon les combinaisons indiquées dans le tableau 1.

2.2.6 unité de post-traitement

La fonction principale de l'unité de post-traitement est d'arrondir les données et d'obtenir les données requises à partir du flux de données. Un additionneur 16 bits est nécessaire pour compléter la fonction d'arrondi et un déclencheur D parallèle 16 bits est nécessaire pour obtenir les données.

2.2.7 unité de contrôle

L'unité de contrôle est principalement composée d'un compteur et d'une bascule D. Son contrôle du circuit comprend principalement: une réinitialisation globale avant que le circuit ne commence à fonctionner, en préparant le travail; contrôler le travail de l'unité d'entrée ; fournir certains signaux nécessaires au travail normal de l'unité de traitement intermédiaire ; et fournir le signal de synchronisation de sortie (outsyn) lorsque le résultat de sortie final est fourni.

2.3 principe de circuit et simulation de fonction

Le circuit matériel du filtre numérique passe-bas FIR de 16e ordre conçu par xc4005epc84 de la société Xilinx est adopté, et le schéma de principe du circuit de la couche supérieure est illustré à la figure 3.

La figure 3 est le schéma de la couche supérieure du filtre numérique FIR. Voir le tableau 2 et le tableau 3 pour les broches d'entrée et de sortie et l'occupation des ressources matérielles respectivement.

Afin de vérifier si le circuit conçu peut fonctionner en continu et correctement, des données 16 bits (système décimal) sont entrées en continu, qui sont 100101102103104105106107, - 101, - 102, - 103, - 104, - 105, - 106, - 107. Résultats de simulation matérielle du filtre numérique FIR (les 16 premières sorties) Comme indiqué dans le tableau 4, les résultats de calcul logiciel obtenus par le programme écrit selon la littérature [4] sont également répertoriés dans le tableau 4.

D'après les données ci-dessus, on peut voir que par rapport aux résultats de la simulation matérielle, la valeur absolue de l'erreur est de 1, on peut donc considérer que le circuit matériel du filtre fonctionne correctement.

De plus, afin de vérifier si le filtre peut fonctionner correctement lorsque la valeur de front est entrée, le test de valeur de front est également effectué. Lorsque les données d'entrée sont de 8 bits, les deux valeurs de front sont respectivement 127 et - 128, correspondant aux hexadécimaux 7F et 80. En utilisant ces deux groupes de données en entrée, la sortie est également comparée aux résultats du logiciel, ce qui peut prouver que le circuit peut également fonctionner correctement à ce moment.

Lorsque le filtre passe-bas numérique FIR à phase linéaire de 16e ordre conçu dans cet article est réalisé par une puce xc4005epc84-2, la fréquence d'horloge système du traitement des données est de 36 MHz, le taux d'échantillonnage est de 4 MHz et l'erreur maximale entre le résultat du calcul et le le résultat du calcul du logiciel est 1. Dans la pratique, le filtre FIR peut être facilement modifié selon différentes exigences de précision pour répondre à différentes exigences d'indice De plus, sur la base du filtre passe-bas conçu dans cet article, le filtre passe-haut ou passe-bande peut être obtenu en réorganisant simplement les paramètres caractéristiques du filtre. Dans le même temps, les caractéristiques programmables du dispositif FPGA peuvent facilement améliorer le circuit et améliorer encore les performances du circuit.