Проектирование линейно-фазового КИХ-фильтра нижних частот 16-го порядка на основе ПЛИС с использованием метода оконной функции

С развитием технологии микроэлектроники быстро развивалась цифровая обработка сигналов с использованием программируемой пользователем вентильной матрицы FPGA. Поскольку FPGA обладает характеристиками программируемой в полевых условиях и может реализовывать ASIC, инженеры по проектированию аппаратных схем все больше и больше отдают ему предпочтение. В данной статье исследуется метод реализации аппаратной схемы КИХ-цифрового фильтра нижних частот на базе ПЛИС. Структура внутренней схемы фильтра прозрачна, объем уменьшен, а эффективность работы повышена.

Метод проектирования КИХ-фильтра с линейной фазой методом оконных функций

Частотная характеристика H (EJ) любого цифрового фильтра Все Его разложение в ряд Фурье равно:

Коэффициент Фурье h(n) фактически является импульсной характеристикой цифрового фильтра. Один из возможных способов получения цифрового фильтра с конечной импульсной характеристикой состоит в том, чтобы разбить бесконечный ряд уравнения (1) на конечный ряд для его аппроксимации, а известный феномен Гиббса делает метод прямого перехвата неудовлетворительным.

Метод оконной функции использует конечную взвешенную последовательность w (n), называемую оконной функцией, для модификации коэффициента Фурье формальной (2) для получения требуемой конечной последовательности импульсной характеристики HD (n), а именно:

W(n) — последовательность конечной длины. Когда n > n-1 и N Здесь мы берем ФНЧ только тогда, когда импульсная характеристика симметрична, то есть H (n) = H (n-1-n) (n = 0, 1, 2,... , n-1) в качестве примера. Частотная характеристика H (EJ) фильтра нижних частот А показана в уравнении (4).

Среди них — частота, нормированная на частоту дискретизации, C — нормированная частота среза.

Импульсная характеристика H (n), соответствующая уравнению (4), получается с использованием формулы обратного преобразования Фурье, как показано в уравнении (5).

Окно Ханнинга выбрано в качестве оконной функции, и эта функция показана в уравнении (6).

2 аппаратная схема КИХ-фильтра нижних частот шестнадцатого порядка

Ниже в качестве примера используется КИХ-фильтр нижних частот шестнадцатого порядка, иллюстрирующий метод проектирования и процесс аппаратной схемы.

2.1 расчетный индекс и извлечение параметров

2.1.1 индекс дизайна

Частота отключения: 37,5 кГц

Тип: ширина входных данных нижних частот: 8 бит

Порядок: 16 разрядов. Ширина выходных данных: 16 бит.

2.1.2 извлечение параметра

Функция частотной характеристики и оконная функция Ханнинга фильтра нижних частот, представленные выше, используются для проектирования. Расчетные характеристические параметры линейно-фазового КИХ-ФНЧ 16-го порядка, удовлетворяющие расчетному показателю, следующие::

Дизайн схемы блока 2,2

Схема цифрового фильтра нижних частот FIR разделена на расширение битов данных, параллельный последовательный преобразователь, банк регистров сдвига, блок предварительного сложения, блок промежуточной обработки, блок постобработки и блок управления. Блок-схема его состава показана на рисунке 1.

2.2.1 расширение бит данных

Вход разработанного здесь цифрового КИХ-фильтра имеет разрядность 8 бит. Чтобы предотвратить переполнение и обеспечить нормальную работу схемы, используется метод расширения битов символов. После расширения символов общая ширина входных данных составляет 9 бит.

2.2.2 параллельный/последовательный преобразователь

Параллельно-последовательный преобразователь состоит из 9 селекторов «2 из 1» и 9 d-триггеров. Его структура очень проста. Его схемная структура здесь описываться не будет. Его рабочий процесс таков: параллельный/последовательный преобразователь периодически собирает 8-битные данные выборки с частотой дискретизации и выводит 1-битный поток данных в сдвиговый регистр более поздней ступени.

2.2.3 группа регистров сдвига

Группа регистров в основном выполняет функцию сдвига.

2.2.4 Передняя добавка

Основная функция блока преамбулы состоит в предварительном добавлении 1-битного последовательного потока данных, выводимого сдвиговым регистром. Он состоит из 1-битного последовательного сумматора. Чипы серии XC4000 имеют следующие две характеристики::

(1) Внутренний базовый блок CLB (модуль конфигурируемой логики) Он включает в себя три функциональных генератора, обозначенных буквами F, G и h соответственно. Каждый из двух генераторов функций первого уровня F и G может реализовать любую функцию с 4 входами. В то же время их можно комбинировать с генератором H-функции для создания любой функции с 5 входами. Кроме того, CLB также имеет функцию, заключающуюся в том, что задержка внутреннего соединения CLB меньше, чем задержка внешнего соединения.

(2) Серия XC4000 обеспечивает логику CArray для ускорения канала переноса сумматоров и счетчиков. Используя логику быстрого переноса, сумматоры и счетчики, он имеет чрезвычайно высокую скорость работы при минимальном количестве CLB. Более того, логика переноса может быть гибко настроена для реализации счетчиков и вычитателей любой длины.

Таким образом, с точки зрения улучшения использования чипа, скорости подключения и уменьшения задержки схемы, мы должны в полной мере использовать характеристики чипов серии XC4000, чтобы сделать специальную конструкцию для 1-битного полного сумматора в схеме, подходящей для характеристик FPGA. . Схема на рисунке 2 представляет собой оптимизированную схему 1-битного полного сумматора, включающую логику быстрого переноса, принятую в этой статье, в которой fmap является отображением функций, а определенные схемы могут быть отображены на генератор функций F, g или H CLB; CY4 является макроблоком быстрой переносной логики.

2.2.5 промежуточный процессорный блок.

В цифровом КИХ-фильтре блок промежуточной обработки в основном реализует функции умножения и накопления 1-битных последовательных выходных данных из блока предварительного суммирования. Здесь распределенный алгоритм, основанный на методе справочной таблицы ПЗУ, используется для разработки схемы промежуточного процессора.

Как упоминалось ранее, в данной работе рассматривается только случай, когда импульсная характеристика симметрична, то есть коэффициенты фильтра симметричны, поэтому количество независимых коэффициентов должно быть равно 1/2 порядка. Для КИХ-фильтра порядка 16 число независимых коэффициентов равно 8. Эти 8 независимых коэффициентов хранятся в 2 справочных таблицах на основе ПЗУ в соответствии с комбинациями, показанными в таблице 1.

2.2.6 Блок постобработки

Основной функцией блока постобработки является округление данных и получение требуемых данных из потока данных. Для выполнения функции округления требуется 16-битный сумматор, а для получения данных требуется 16-битный параллельный D-триггер.

Блок управления 2.2.7

Блок управления в основном состоит из счетчика и D-триггера. Его управление схемой в основном включает в себя: глобальный сброс до того, как схема начнет работать, подготовка к работе; контроль работы блока ввода; обеспечение некоторых сигналов, необходимых для нормальной работы блока промежуточной обработки; и предоставление выходного сигнала синхронизации (outsyn), когда предоставляется окончательный результат вывода.

2.3 принцип схемы и моделирование функций

Принята аппаратная схема цифрового КИХ-фильтра нижних частот 16-го порядка, разработанная xc4005epc84 компании Xilinx, а принципиальная схема верхнего слоя показана на рисунке 3.

На рис. 3 показана схема верхнего уровня цифрового КИХ-фильтра. См. Таблицу 2 и Таблицу 3 для входных и выходных контактов и использования аппаратных ресурсов соответственно.

Чтобы проверить, может ли проектируемая схема работать непрерывно и правильно, непрерывно вводятся 16-битные данные (десятичная система), которые равны 100101102103104105106107, - 101, - 102, - 103, - 104, - 105, - 106, - 107. Результаты аппаратного моделирования КИХ-цифрового фильтра (первые 16 выходов) Как показано в таблице 4, результаты программного расчета, полученные программой, написанной в соответствии с литературой [4], также приведены в таблице 4.

Из приведенных выше данных видно, что по сравнению с результатами аппаратного моделирования абсолютное значение ошибки равно 1, поэтому можно считать, что аппаратная схема фильтра работает правильно.

Кроме того, чтобы проверить, может ли фильтр работать правильно при вводе значения края, также выполняется проверка значения края. Когда входные данные являются 8-битными, два значения фронта равны 127 и -128 соответственно, что соответствует шестнадцатеричным числам 7F и 80. Используя эти две группы данных в качестве входных, выходные данные также сравниваются с результатами программного обеспечения, что может доказать, что схема также может работать правильно в это время.

Когда цифровой КИХ-фильтр с линейной фазой 16-го порядка, разработанный в этой статье, реализуется микросхемой xc4005epc84-2, системная тактовая частота обработки данных составляет 36 МГц, частота дискретизации составляет 4 МГц, а максимальная ошибка между результатом расчета и результат программного расчета 1. При практическом использовании КИХ-фильтр можно легко модифицировать в соответствии с различными требованиями к точности для удовлетворения различных требований к индексу. Кроме того, на основе фильтра нижних частот, разработанного в этой статье, можно получить фильтр верхних частот или полосовой фильтр путем простой характеристики фильтра. В то же время программируемые характеристики устройства FPGA могут легко улучшить схему и еще больше повысить ее производительность.